Der konstruierte Prozessor berechnet die Konvolution1 zweier Signale, die bei der Modulation digitalisierter Signal häufig angewendet wird. Bei dieser Operation finden Additions- und Multiplikationsvorgänge in gehäufter Weise statt. Aus diesem Grund befinden sich innerhalb des Prozessors zwei separate Einheiten, die die Additions- und Multiplikationsoperationen simultan ausführen können. Die Befehle zur Steuerung dieser Einheiten sind in Bitsequenzen fester Länge kodiert und in einen Additions- und Multiplikationsabschnitt untergliedert. In diesen Abschnitten könnenAdditions- und Multiplikationsbefehle platziert, oder fortgelassen werden. Im Falle des Fortlasses, bleibt die korrespondierende Recheneinheit ungenutzt, im anderen Fall wird die jeweilige Operation durchgeführt.
Die Pipeline ist in die folgenden Phasen gegliedert:
1. Phase IF: Der nächste Befehl wird zur Ausführung geladen.
2. Phase IDADD und IDMUL: Der jeweilige Abschnitt des Befehls für Addition und Multiplikation wird dekodiert, damit die Recheneinheiten die korrekten Operationen vollziehen, außerdem werden die zu prozessierenden Daten aus dem Hauptspeicher in den Prozessor geladen.
3. Phase EXADD und EXMUL: Die Multiplikation und Addition werden durchgeführt.
4. Phase WB: Die Ergenisse der Operationen werden in den Hauptspeicher zurückgeschrieben.
Die Modellierung durch ein Petri-Netz, ist in der folgenden Abbildung zu sehen. Das Verständnis dieses Petri Netzes, sowie der Grundlagen dieses Formalismus, wird in weiteren Bausteinen thematisiert.
Abbildung 1: Petri Netz der Pipeline des Beispielsprozessors